產品中心 (ATE PCBs)
專業半導體測試板解決方案 - 產品結構與規格
MLO Substrate (晶圓測試)
層數： Max. 30L
尺寸： Max. 100mm*100mm
厚度： 2~5mm
Min. C4 pitch： 80um
Line width/space： 14um/14um (mSAP)
工藝類型： 多高層、HDI (Max. 13+N+13)、Tenting, mSAP, SAP
關鍵特性
- C4 pitch min. 80um~≧150um, 尺寸一般較小 (≦100mm*100mm)
- 板厚2~5mm, 芯板為BT材料, 積層用BT or ABF
- 多次積層, 依據不同pitch選用tenting, mSAP, or SAP工藝
Probe Card (Main board) - 晶圓測試
層數： Max. 100L
尺寸： 520mm*520mm; PTH: 610mm*710mm; HDI: 610mm*495mm
Max. 厚度： PTH: 10mm; HDI: 6.5mm
Min. Pad pitch： PTH: 0.3mm@3mm PCB thickness; HDI: 0.2mm
Line width/space： 50um/50um (BGA area, inner layer)
工藝類型： 多高層、HDI、Tenting
關鍵特性
- 板厚公差要求嚴格；翹曲度 (≦0.3%)；平整度要求嚴格 (≦0.22%可個案評估)
- DUT區域若不塞孔, 不能有堵孔；Via需做樹脂塞孔工藝
- 表面工藝: 鍍金+選擇性硬金 (金厚較厚, 間距小)
- AR 50:1, 對鑽偏位 ＜30um, TP ＞ 80%
Load Board (Final Test)
層數： Max. 80L
尺寸： PTH: 610mm*710mm; HDI: 610mm*495mm
厚度： 3~10mm
Min. pad pitch： PTH: 0.3mm@3mm PCB thickness; HDI: 0.25mm
Line width/space： 50um/50um (BGA area, inner layer)
工藝類型： 多高層、HDI、Tenting
關鍵特性
- DUT設計較多個, pitch 0.3~1.0mm
- 板厚公差要求嚴格, 翹曲度 (≦0.3%)；平整度要求嚴格
- 高厚徑比, Via需做數脂塞孔工藝, 須確保塞孔平整度
- 常見背鑽工藝 (Back Drill) 需求
Burn-In Board (可靠性測試)
層數： Max. 32L
尺寸： 600mm*580mm
厚度： 1.6~5mm
Min. pad pitch： 0.3mm
Line width/space： 50um/50um (BGA area, inner layer)
工藝類型： 多高層、HDI、Tenting
關鍵特性
- DUT數量多, 整板分布；DUT位置需要電鍍硬金
- 有些BIB採用金手指與設備連接
- 根據測試設備與條件不同，通常分為 HAST, HTOL, LTOL, ELFR, etc.